課目名稱：超大型積體電路測試
課程編號：EE 683
授課時間：八十八學年度第二學期 〈周二 1,2 周四 6 〉
授課老師：蘇朝琴 (Office: EI403, Phone: 4465, Email: ccsu@ee.ncu.edu.tw)
修課學生：大學部高年級學生與研究生  三學分  選修
課程摘要：

• 本課程為國科會科教處補助之教材編篡計劃之成果。此一計劃結合國內大多數 測試專長之教師，編篹出一套較為完整之測試教科書與輔助教材，以補足目前 市售教科書之不足。
• 本課程介紹數位與類比超大型積體電路的各種測試方法。主要的目的在於建立 IC 設計者在設計 IC 時應有之可測試設計考量，與 IC 測試人員所需了解之測試流程 與可測試設計。
• 本課程適合大學部三、四年級與研究生修習。上課重點將著重於可測試設計與 自我測試電路的原理與設計，適合要踏入 VLSI 電路設計與測試的同學。 基本先修為數位系統導論，先修過 VLSI - I 較佳但不要求。
• 此次 Fundamentals 所使用之教材為新編之教材，由於同時使用於業界之教學， 因此暫時不對外開放投影片。上課學生可取得教教材。
• 同學亦可考慮選修 魏慶隆教授 所開之 EE508 混合信號電路測試，魏教授為美國 Michigan State University 電機系之教授，今年至本系擔任客座教授。魏教授為 混合電路測試之先驅，亦是著名之名嘴，此次開課非常之難得。詳情請洽魏教授 Room:EI328 Phone:X4528 Email:clwey@ee.ncu.edu.tw.

1. Fundamentals
2. Design for Testability
3. Boundary Scan
4. Built-In Self-Test
5. Memory Testing
6. IDDQ Testing
7. Test Generation
8. Fault Simulation
9. Testability Measure
10. Functional Testing and High Level Testing
11. Memory Testing
12. Analog Testing

1. M. Abramovici, M. A. Breuer, and A. D. Friendman, "Digital Systems testing and Testable Design", IEEE Press, 1991.
2. H. Fujiwara, "Logic Testing and Design for Testability", The MIT Press, 1985.

1. Homework :    20%
2. Exam :            50%
3. Term Project : 30%

• 作業的建立與繳交方式於 HW 中說明
• HW 中有所有的作業，學生也應將作業置於一的檔案之中。
• HW

上課講義：